01iMoB v4.1 Release 2026 Q2全新版本介绍围绕项目管理、训练配置和新模型能力形成更完整的建模流程01Fusion Model Fusion Model 面向 MOSFET 器件类型开放，使用户在 MOSFET 项目下可以选择 fusion model 训练与验证流程，而不只是使用传统纯 ANN 模型。这两项功能共同扩展了 iMoB 的适用范围，也增强了从数据处理到电...
近日，无锡市科学技术局正式公布2025年无锡市重点实验室认定名单，由无锡北京大学电子设计自动化研究院申报的“无锡市AI赋能集成电路技术重点实验室”获批建设！这标志着研究院在EDA与集成电路领域的创新布局再启征程。无锡市重点实验室是面向科技前沿和区域发展重大需求的重要创新载体，依托高校院所、新型研发机构、行业龙头企业建设，围绕基础研究、应用基础研究、关键技术攻关和人才集聚，致力于突破产业“卡脖...
随着工艺节点不断演进，工艺涨落与互连RC延迟成为设计收敛的核心瓶颈。前端架构探索与后端物理实现之间被迫进入高成本、低效率的“暴力迭代”模式：团队需围绕微架构选择、流水线划分、时序约束设定等复杂决策，反复运行完整的综合、布局、时钟树综合与优化流程，耗时长达数周乃至数月。传统EDA工具虽然提供了强大的计算能力，却难以自主应对这种跨层次、非参数化的设计空间探索难题。为改变这一局面，北京大学EDA研...
随着人工智能、物联网和高性能计算等新兴技术的兴起，集成电路正不断向高集成度、高频和低功耗方向发展。在当前EDA工具高度发展、自动化程度不断提高的情况下，模拟电路设计仍然存在核心瓶颈。模拟电路设计具有极强的经验依赖性，设计师需要在多维度的物理约束下进行艰难的权衡。在传统流程中，电路的拓扑选择、晶体管尺寸优化以及版图设计往往是相互割裂的环节。这种割裂意味着优化环路频繁断裂，每一次后仿真不达标，都...
产品背景随着物联网、人工智能和5G等新兴技术的迅猛发展，集成电路正向小型化、高频率和高功率的方向加速。与此同时，新材料和新结构的涌现，推动了半导体领域的创新，但目前仍然缺乏完善的器件模型和有效的验证手段来评估这些新材料在电路中的性能，这使得快速建立相应的器件模型变得尤为紧迫。在前期iMoB基础上，无锡北京大学电子设计自动化研究院研发推出了iMoB v4.0 Release 2026 Q1。可...
随着摩尔定律逼近物理极限，三维集成电路（3D IC）已成为延续芯片性能提升的关键技术路径。无论是基于硅通孔（TSV）的传统互联方案，还是采用先进混合键合（hybrid bonding）的新兴工艺，3D IC在显著提升集成度、带宽与能效的同时，也为静态时序分析（STA）带来了全新的复杂性：多工艺角分析、层间互连延迟建模以及跨芯片时序路径提取等问题，已无法通过将多层设计简单拼接来解决，而亟需一款...
在数字集成电路的设计流程中，静态时序分析（STA）几乎贯穿始终—从综合、布局布线到收敛签核，且优化循环里往往要成千上万次调用STA来定位瓶颈、评估改动、指导下一步优化。正因如此，STA的速度与兼容性，直接决定了电路设计的迭代效率与整体收敛成本。HeteroSTA是第一款面向工业级设计场景的CPU–GPU异构加速静态时序分析引擎。它将前沿异构并行算法与完整工业级功能深度融合，首次实现了不...
IT规划不是摆设，它必须在得到切实可行的实施之后，才能发挥出促进业务、提升管理的作用，否则就是一堆废纸。因此，“落地”环节对IT规划关重要。如今，IT规划已经不是个新鲜...
7月1日起，《移动智能终端应用软件预置办和分发管理暂行规定》开始实施，要求生产企业和互联网信息提供者应确保除基本功能软件外的移动智能终端应用软件可卸载。现在，继手机...
